0.9.6.14:
authorJuho Snellman <jsnell@iki.fi>
Thu, 3 Nov 2005 12:41:07 +0000 (12:41 +0000)
committerJuho Snellman <jsnell@iki.fi>
Thu, 3 Nov 2005 12:41:07 +0000 (12:41 +0000)
commitb6e9c116826f9461e2660d87c031fd1c4488e776
tree64dc96aaafe61f0682032ce3afbff6649487426b
parent45e89c1430d86a7a8a8d7afc133400c7a70e1080
0.9.6.14:
Faster allocation on x86-64 (25% speedup on memory-intensive
        CL-BENCH tests, 5% on more generic stuff like COMPILER):
        * Inline allocation was using a memory-to-register XCHG
          (latency 16 on Athlon 64) on the fast path. Use a temporary
          register instead.
        * Change the temp-tn from r13 to r11, which has a shorter
          encoding (results in smaller core and better icache behaviour)

TODO: Check whether the XCHG issue also caused the bizarre P4
        performance problems with the (disabled) x86 inline
        allocation support, and whether anything can be done to fix the
        problem. Using the same solution is probably impossible due to
        the lack of extra registers.
NEWS
src/assembly/x86-64/support.lisp
src/compiler/x86-64/macros.lisp
src/compiler/x86-64/vm.lisp
version.lisp-expr